Pick and Place：碳纳米管量子芯片制造的“微雕”工艺

来源：Hacker News / C12 官方公告 主题：量子计算硬件制造、碳纳米管（CNT）、纳米组装技术

背景

量子计算硬件的规模化制造长期受制于核心材料的一致性与组装精度。碳纳米管（Carbon Nanotubes, CNTs）因其优异的物理特性被视为构建高性能量子比特（Qubits）的理想材料，但其直径仅为人类发丝的十万分之一，且生长过程具有随机性，导致量子比特的性能存在巨大差异（Variability）。

传统制造流程中，碳纳米管的生长与芯片制造往往耦合在一起，这使得制造商难以在集成前对单个纳米管进行筛选和预合格。C12 公司作为专注于碳纳米管量子技术的先驱，此前已确立了从 Aïdôs（2027年）到 Panopeia（2033年）的技术路线图，旨在将物理量子比特规模扩展至十万级以上。然而，要实现这一愿景，必须解决可重复性制造这一核心挑战。

在此背景下，C12 正式发布了名为 Pick and Place（拾取与放置）的专利纳米组装工艺。这项技术旨在通过引入中间组装步骤，解耦纳米管生长与芯片制造流程，从而为碳纳米管量子处理器的规模化生产奠定基础。

核心内容

C12 宣布推出的 Pick and Place 是一种具有专利保护的纳米组装工艺，其核心功能是以微米级精度将单个碳纳米管转移到量子芯片上。

1. 极致的精度类比 碳纳米管的直径极其微小。C12 提供了一个直观的类比：在芯片上放置一根碳纳米管，其精度要求相当于“在巴黎大小的表面上放置一根头发，误差控制在几条街道的范围内”。这种精度对于确保量子比特的性能一致性至关重要。

2. 解耦制造流程与预筛选能力 该工艺引入了一个关键的中间组装步骤，将碳纳米管的生长过程与芯片的 fabrication（制造）过程分离。这种解耦带来了显著的灵活性和模块化优势。更重要的是，它允许 C12 在将纳米管集成到芯片之前，对单个碳纳米管进行预选择和资格认证。

C12 强调，目前它是唯一一家能够通过量子比特级别的电学预筛选（electrical prescreening）来实现这一点的公司。这意味着公司可以在组装前剔除性能不佳的纳米管，从而保证最终组装设备的质量，并实现更紧密的过程控制。

3. 吞吐量与成熟度的飞跃 Pick and Place 工艺标志着制造成熟度的显著跃升。随着流程的优化和部分自动化，C12 在过去四周内成功组装了 50 个设备。相比之下，使用之前的方法，完成相同数量的组装需要整整一年的时间。这一数据直观地展示了新工艺在效率上的突破。

4. 高密度芯片与多量子比特集成 新工艺不仅提升了单点组装效率，还支持多量子比特结构的大规模集成。C12 展示了其 High-Density (HD) 芯片，该芯片在单个芯片上集成了 17 个量子器件，打破了以往低 CNT 数量芯片的限制。目前，芯片上的器件密度仅受限于芯片本身的电流密度。

该 HD 芯片由 C12 联合创始人 Pierre Desjardins 在旧金山举行的 Q2B 大会上首次公布。它作为技术验证点（Proof Point），证明了精确的多纳米管集成不仅是可行的，而且是可重复的。与此同时，C12 仍在完善其高性能单量子比特和双量子比特构建模块。

5. 技术灵感与知识产权 C12 联合创始人、董事长兼首席技术官 Matthieu Desjardins 指出，Pick and Place 直接灵感来源于先进半导体封装中使用的技术。在半导体封装中，同样的概念实现了极高的吞吐量集成。C12 将其适配至纳米尺度，以实现碳纳米管的确定性组装，从而为量子芯片制造开辟了同样的长期机遇。

此外，这项技术为 C12 的知识产权组合增添了重要的一层，与其在量子比特控制、碳纳米管生长和量子器件架构方面的现有专利相辅相成。

关键要点

• 技术突破：C12 推出了专利工艺 Pick and Place，实现了碳纳米管到量子芯片的微米级精确转移。
• 唯一性优势：C12 是目前唯一能通过量子比特级别的电学预筛选，在集成前对单个碳纳米管进行预选择和合格认证的公司。
• 效率提升：新工艺使组装速度提升了数十倍。过去一周年才能完成的 50 个设备组装，现在仅需四周即可完成。
• 高密度集成：通过新工艺，C12 成功在单芯片上集成 17 个量子器件（HD 芯片），证明了多纳米管集成的可重复性。
• 流程解耦：通过引入中间组装步骤，解耦了纳米管生长与芯片制造，提高了制造流的灵活性和模块化。
• 路线图支撑：该工艺是 C12 2026年4月发布的技术路线图的核心组成部分，旨在解决从 Aïdôs（2027）到 Panopeia（2033）世代处理器规模化制造中的可重复性挑战。
• 生态完善：此里程碑标志着 C12 基础设施的完善，此前已通过 Nature Communications 发表验证材料基础，与 QC Design 合作确立纠错工具，并与 Classiq 集成以连接企业软件生态。

意义与影响

Pick and Place 工艺的发布不仅是 C12 公司的一个技术里程碑，更是量子计算硬件制造领域的一个重要转折点。

首先，它解决了量子硬件制造中最顽固的难题之一：量子比特的变异性。通过电学预筛选和确定性组装，C12 能够确保每个量子比特的性能一致性，这是构建大规模、容错量子计算机的前提条件。

其次，该工艺展示了半导体制造理念向量子领域的迁移。借鉴先进半导体封装的高吞吐量集成技术，并将其微观化，为量子芯片的大规模量产提供了可行的工程路径。这标志着量子计算从实验室原型阶段向工业化制造阶段迈出了关键一步。

最后，结合 C12 此前在材料科学（Nature Communications 论文）、纠错软件（QC Design 合作）和企业软件集成（Classiq 合作）方面的进展，Pick and Place 的落地意味着 C12 已经构建了执行其长期技术路线图所需的完整制造基础设施。随着 2027 年 Aïdôs 处理器的临近，这一工艺将为实现从第一个逻辑量子比特到十万级物理量子比特的规模扩展提供坚实的硬件基础。