← 返回信息流
创投信息钛媒体·3 天前

英特尔至强6+投产:18A工艺与3D堆叠重塑数据中心算力

原标题:英特尔发布至强6+,芯片算力在“时间压缩”与“几何微缩”的交汇处

速览

英特尔确认代号Clearwater Forest的至强6+数据中心处理器已全面投产,基于Intel 18A制程工艺,最高集成288个能效核。该芯片融合Foveros Direct 3D堆叠与EMIB互连技术,实现高密度与高能效,旨在应对混合负载时代的算力需求。

AI 深度解读

背景

当前半导体与数据中心行业正处于技术路线分化的关键节点。一方面,华为半导体业务部总裁何庭波发布了“韬(τ)定律”,提出以“时间缩微”替代传统的“几何缩微”作为产业演进新原则,主张通过逻辑折叠和三维堆叠压缩信号时延,在时间维度上换取算力增长,从而绕过对先进制程晶体管尺寸的过度依赖。另一方面,英特尔确认其代号 Clearwater Forest 的至强 6+(Xeon 6+)数据中心处理器已基于 Intel 18A 制程工艺全面投产,该芯片最高集成 288 个能效核,代表了英特尔在制造工艺与封装集成上的最新实力。

这两种路径看似殊途:华为侧重于架构层面的系统级优化以规避制程瓶颈,而英特尔则选择在 18A 工艺节点上,利用复杂的 3D 封装技术构建高密度、高能效的硬件壁垒。至强 6+ 的发布,正是英特尔在混合负载时代,试图通过底层硬件重构来回应算力效率挑战的重要战略举措。

核心内容

至强 6+ 是英特尔面向混合负载时代打造的新一代数据中心处理器,其核心使命是承载英特尔代工业务与数据中心事业部的战略升级。该处理器以 Intel 18A 成熟制程为硬件基础,融合了 Foveros Direct 3D 堆叠和 EMIB 高速互联两大核心封装技术,旨在从硬件底层实现“时间缩微”与“效率升级”。

在架构设计上,至强 6+ 摒弃了单纯依赖核心数量堆砌的模式,转而通过架构重构实现系统级算力效率跃升。其内部结构极其复杂,总共集成了 29 个组件,包括:

  • 12 个计算晶片:基于 18A 工艺制造,每颗包含 24 个核心,负责核心计算。
  • 3 颗有源基底晶片:基于 Intel 3 工艺制造。
  • 2 颗 I/O 晶片
  • 12 颗 EMIB 互连晶片

这种设计将计算晶片堆叠在基底晶片之上,并通过 EMIB 2.5D 互连技术将全部模块连接。缓存系统得到彻底重构,末级缓存容量较上一代提升超过 5 倍,达到 576MB 以上,有效降低了数百个核心同时访问外部内存的带宽压力。内存方面,支持 12 通道 DDR5 内存,运行速率高达 8000 MT/s,这对智能体 AI 等高并发、频繁读写的应用场景至关重要。

在性能表现上,英特尔展示了多项实测数据:

  • 网络基础设施场景:爱立信在运营商部署测试中发现,在相同内核数量下,性能提升 30%,每瓦性能提升超过 60%,机架功耗降低 38%。
  • 服务器整合:从第二代至强处理器升级的客户,可实现高达 9:1 的服务器整合比,减少近 80% 的物理占用空间,能源节省达 73%。
  • 能效对比:较上一代至强 6 能效核平台,整体性能最高提升 2.26 倍,每瓦性能最高提升 1.55 倍;较主流竞品,每线程性能和每线程每瓦性能均提供高达 1.3 倍的优势。

此外,至强 6+ 引入了全新的英特尔应用能效遥测技术(Intel AET),可在负载层级实时监测 CPU 核心的功耗与运行状态,帮助数据中心运营商优化资源编排和实现精准成本分摊。

关键要点

  • 技术路线融合:至强 6+ 并非单纯追求晶体管微缩,而是通过 Intel 18A 工艺结合 Foveros Direct 3D 和 EMIB 技术,在封装集成层面实现了“时间缩微”与“几何微缩”的结合,践行了类似韬定律中压缩信号时延的理念。
  • 高密度异构集成:通过 12 颗计算晶片、3 颗基底晶片及 12 颗互连晶片的复杂堆叠,实现了单颗 SoC 中 288 个能效核的高密度集成,解决了传统单芯片性能提升无法兼顾高密度部署和低能耗运行的问题。
  • 显著能效提升:在爱立信等实际部署场景中,至强 6+ 实现了每瓦性能提升 60% 以上,大幅降低了机架功耗和数据中心物理占用空间,证明了其在高密度横向扩展工作负载中的优势。
  • 精细化能效管理:Intel AET 技术的引入,使得算力优化从硬件参数堆砌转向全链路效率革新,支持基于实时能耗数据的资源优化。
  • 明确的市场定位:主要面向 5G 核心网、媒体业务(CDN/流媒体)、Web 及微服务、分布式存储等“高密度横向扩展工作负载”场景,这些场景对高并发、低时延和高带宽有特定需求。
  • 竞争格局严峻:尽管至强 6+ 能力突出,但英特尔面临 AMD EPYC 系列在高端性能核市场的稳固份额,以及 Arm 阵营在低功耗高并发 AI 推理场景的快速渗透(如 Arm 自研 AGI CPU)。同时,华为韬定律提出的系统级时间压缩理念,对传统依赖制程微缩的路径构成了思维层面的挑战。

意义与影响

至强 6+ 的发布标志着后摩尔时代算力演进主战场的转移。它证明了在单纯的晶体管微缩遇到物理极限时,通过系统级优化——无论是在封装架构上压缩时延,还是在单位功耗内堆叠更高密度的核心——成为提升算力的关键路径。

从行业影响来看,英特尔与华为虽然选择了不同的技术切入点(英特尔侧重制造工艺与封装的纵深壁垒,华为侧重架构创新对先进制程依赖的替代),但二者共同指向了一个结论:未来的算力升级不再是单一芯片参数的堆砌,而是涵盖数据传输、任务调度、能耗管控的全链路效率革新。

对于数据中心市场而言,至强 6+ 展示了 x86 生态在面对 AI 推理、智能体调度等新型算力需求时的适应能力。英特尔数据中心事业部总经理 Kevork 指出,未来十年 x86 仍将占据全球服务器 80% 以上的份额,其生态厚度难以撼动。然而,面对 AMD、Arm 乃至英伟达在 AI 市场的合围,守住这一基本盘将是一场横跨工艺、封装、生态和系统协同的全维度战争。至强 6+ 的成功不仅在于其硬件性能的提升,更在于它为传统数据中心向混合负载(传统负载与 AI 负载双增长)转型提供了可行的硬件解决方案。

查看原文 →tmtpost.com