首款神经动力学芯片问世，突破实时计算瓶颈

背景

神经动力学（Neural Dynamics）是计算神经科学的核心分支，致力于通过数学模型模拟生物神经系统的实时放电与突触可塑性行为。然而，传统基于冯·诺依曼架构的 CPU 和 GPU 在执行神经动力学模拟时面临严重的“内存墙”瓶颈：数据需要在存储单元与计算单元之间频繁搬运，导致单步运算延迟高达数十毫秒甚至更久。这一瓶颈在过去半个世纪中一直制约着大规模实时神经模拟的实现，进而限制了脑机接口（BMI）、类脑计算和脑皮层重建等前沿技术的发展。近年来，忆阻器（Memristor）因其非易失性、可模拟突触权重和原位计算能力，被视为突破上述瓶颈的潜在物理基元，但此前尚无将忆阻器集成至完整神经动力学系统芯片的成功案例。

核心内容

北京大学杨玉超团队与中国科学院上海微系统与信息技术研究所宋志棠团队联合研制出全球首款基于相变忆阻器（Phase-Change Memristor, PCM）的神经动力学系统芯片。该芯片在硬件架构上突破了传统计算与存储分离的设计，将神经动力学模型中的关键运算——例如神经元膜电位更新、突触权重调整和脉冲发放逻辑——全部赋能在相变忆阻器阵列内完成，实现了真正的“存算一体”实时模拟。

具体性能指标方面，芯片将复杂神经动力学运算的单步时延压缩至 2.12 毫秒（即单次完整神经元状态演进仅需约2毫秒），而当前最先进的 GPU（如 NVIDIA A100）在同等精度下完成相同任务通常需要数十毫秒至数秒。在脑皮层重建（Cortical Reconstruction）这一类典型的神经模拟任务中，该芯片相比先进 GPU 实现了 50 倍至 478 倍的加速，具体倍率取决于网络规模与模型复杂度。这一成果标志着困扰神经动力学领域长达半个世纪的实时计算瓶颈被首次打破。

相关研究论文已发表于国际顶级学术期刊《科学》（Science）。

关键要点

• 全球首款：这是首个将相变忆阻器集成至完整神经动力学系统级芯片并实现功能验证的成果。
• 核心器件：采用相变忆阻器（PCM），利用其非易失性和模拟计算能力在硬件中直接实现神经动力学方程。
• 极致低延迟：单步神经运算时延仅 2.12 毫秒，远超传统 GPU 方案。
• 巨大加速比：在脑皮层重建等任务中，较当前先进 GPU 提速 50–478 倍。
• 打破半世纪瓶颈：解决了自20世纪70年代神经动力学模型提出以来一直存在的实时计算难题。
• 合作团队：由北京大学杨玉超团队（负责架构与算法设计）与中国科学院宋志棠团队（负责忆阻器材料与工艺）联合完成。
• 发表期刊：成果发表于《科学》期刊。

意义与影响

该芯片的问世对神经科学、脑机接口和类脑计算领域具有里程碑意义：

1. 脑机接口（BMI）的技术跃迁：实时神经动力学芯片能够以毫秒级延迟处理大规模脑皮层网络模型，使得闭环脑机接口系统可以实时解码神经信号并反馈刺激，大幅提升运动控制、感觉恢复等应用的响应速度与精度。
2. 推动神经科学基础研究：以前受限于计算速度，科学家无法在生理时间尺度上模拟复杂皮层微回路的活动。该芯片使得脑皮层重建等大规模仿真成为可能，有助于揭示认知、记忆与疾病的神经动力学机制。
3. 类脑计算硬件的新方向：相变忆阻器神经动力学芯片证明了存算一体架构在脉冲神经网络（SNN）实时模拟中的绝对优势，为下一代类脑芯片提供了可复用的技术范式，有望替代传统 GPU 成为神经形态计算的核心加速器。
4. 能源效率与边缘部署潜力：由于忆阻器原位计算避免了大量数据搬运，该芯片的能效比显著高于 GPU（尽管原文未给出具体功耗数据，但存算一体架构天然具备低功耗特性），适合未来部署在便携式脑机接口设备或植入式微型芯片中。
5. 产业应用前景：除脑科学外，该技术还可用于实时机器人控制、超低延迟强化学习、自适应神经假体等场景，加速 AI 从云端向边缘侧的真实物理交互演进。