IBM 发布全球首款亚1纳米芯片技术：跨越原子尺度的计算革命

来源：Hacker News / IBM 官方新闻稿 日期：2026年6月25日

背景

半导体行业正站在物理极限的边缘。随着晶体管尺寸不断缩小，传统芯片缩放（Scaling）技术已逐渐逼近原子层面的物理瓶颈。在这一背景下，IBM 于 2026 年 6 月 25 日在纽约州约克敦高地（Yorktown Heights, NY）宣布了一项重大半导体突破：推出了全球首款亚 1 纳米（sub-1 nm）芯片技术。

这项技术标志着芯片制造正式进入“埃米级”（Angstrom node，1 纳米 = 10 埃米）时代。对于从计算设备、家用电器到通信系统、交通网络乃至关键基础设施等广泛依赖半导体的领域而言，这一突破意味着在芯片特征尺寸接近原子大小时，性能与能效的提升仍具可能性。

核心内容

IBM 此次发布的亚 1 纳米芯片技术，核心在于其革命性的晶体管架构。以下是该技术的详细解读：

1. 技术规格与性能指标

• 节点定义：该技术被称为 0.7 纳米（0.7 nm）或 7 埃米（7 angstroms）节点。尽管当前的晶体管节点更多代表制造工艺的一代而非精确的物理尺寸，但 IBM 的技术展示了在原子尺度上持续缩放的可行性。
• 晶体管密度：新芯片在指甲盖大小的面积上集成了近 1000 亿个晶体管。这一密度几乎是 IBM 在 2021 年发布的 2 纳米芯片的两倍。
• 性能提升：根据已发布的实验结果，与 IBM 的 2 纳米节点芯片相比，新芯片预计可提供高达 50% 的性能提升，或实现 70% 的能效增强。这将极大推动生成式 AI、云基础设施以及下一代电子设备等领域的计算能力。

2. 核心架构：Nanostack（纳米堆叠）

• 架构创新：IBM 研究人员开发了一种全新的晶体管架构，命名为“Nanostack”。这是业界已知的首个基于纳米片（nanosheet）的三维设计。
• 超越现有纳米片技术：Nanostack 是对 IBM 此前发明的、目前业界领先的纳米片技术的重大超越。它利用 3D 顺序集成技术，将晶体管垂直堆叠并交错排列，从而在芯片上容纳更多晶体管。
• 材料优化：该设计允许在每个堆叠层中使用不同的材料组合，从而独立优化每个晶体管的性能和功耗，而不受其他层的影响。

3. 技术验证与实验成果

• 物理可行性：IBM 通过超薄介电键合在 CMOS 集成中的实验验证、双通道工程能力的演示，以及具有预期开关性能的功能性 CMOS 反相器操作，证实了 Nanostack 技术可以物理制造并支持实际计算。
• SRAM 缩放突破：在 VLSI 2026 会议上展示的新研究指出，Nanostack 架构实现了 SRAM（静态随机存取存储器）40% 的缩放。这使得芯片设计师能够创建效率更高的芯片，同时支持先进 AI 工作负载所需的高带宽数据需求。

4. 研发设施与合作伙伴

• 研发基地：IBM 及其合作伙伴在纽约奥尔巴尼（Albany）领先的半导体研究设施进行此项工作。该设施即将部署由 ASML 开发的高数值孔径极紫外光刻（High NA EUV）工具，这是逻辑缩放未来的关键设备，能够实现超精密电路打印。
• 产业链合作：IBM 与 Lam Research Corp. (LRCX)、Tokyo Electron (TEL) 和 SCREEN Semiconductor Solutions, Ltd. 等合作伙伴共同开发新的 High NA EUV 工艺和工具，并已产出可工作的器件。

5. 未来路线图

• 量产预期：IBM 预计 Nanostack 技术在亚 1 纳米节点的早期采用路径，有望在最早 5 年内实现生产。
• 长期规划：借助新的 Nanostack 架构，IBM 的半导体路线图预测至少还有十年的未来缩放空间。

关键要点

• 全球首款：IBM 发布了世界上首款亚 1 纳米（0.7 nm / 7 埃米）芯片技术，标志着行业从纳米时代迈向原子尺度时代。
• 密度翻倍：新芯片在指甲盖大小面积上集成近 1000 亿个晶体管，密度约为上一代 2 纳米芯片的两倍。
• 性能飞跃：相比 2 纳米节点，新芯片性能提升最高达 50%，能效提升最高达 70%。
• 架构革命：核心创新在于“Nanostack”架构，这是业界首个三维纳米片晶体管设计，通过垂直堆叠和交错排列实现更高密度。
• 材料自由度：Nanostack 允许在不同堆叠层中使用不同材料组合，独立优化各层晶体管的性能与功耗。
• SRAM 优化：该技术使 SRAM 面积缩放达到 40%，有助于解决 AI 工作负载的高带宽数据需求。
• 量产时间表：IBM 预计该技术最早可在 5 年内投入生产，并为未来至少十年的半导体缩放奠定基础。
• 生态合作：依托纽约奥尔巴尼研究设施及 ASML、Lam Research 等合作伙伴的高 NA EUV 光刻技术，确保技术落地的可行性。

意义与影响

IBM 的这项突破不仅是技术层面的胜利，更是计算范式转变的重要里程碑。

1. 突破物理极限，延续摩尔定律精神 传统观点认为，当晶体管尺寸接近原子大小时，量子隧穿效应等物理现象将导致芯片失效。IBM 通过 Nanostack 架构证明了通过三维结构创新和材料工程，可以在原子尺度上继续提升性能。这为半导体行业在“后纳米时代”的发展提供了明确的技术路径。

2. 赋能 AI 与高性能计算 生成式 AI 和大型语言模型对算力和能效的要求呈指数级增长。新芯片提供的 50% 性能提升和 70% 能效增强，将直接转化为更低的训练成本和更快的推理速度，加速 AI 技术在云基础设施和边缘设备中的普及。

3. 巩固美国半导体制造领导地位 IBM 宣布成立全球首家纯量子代工厂 Anderon，并结合其在纽约奥尔巴尼的研发投入，旨在帮助美国制造全球大部分的量子晶圆和先进逻辑芯片。这与 IBM 在经典半导体领域的突破相辅相成，强化了美国在下一代计算硬件领域的供应链安全和技术主导权。

4. 开启埃米级缩放新纪元 随着 IBM 预测未来至少十年的缩放空间，半导体行业将从关注“纳米”转向关注“埃米”。这将推动光刻、材料科学和芯片设计工具的全面革新，ASML 的高 NA EUV 设备及相关工艺将成为行业标准。

5. 跨领域应用的广泛潜力 由于半导体是现代社会的基础设施，这一技术进步的影响将溢出至交通、通信、医疗和能源等关键领域。更高效、更强大的芯片将使物联网设备、自动驾驶系统和智能电网更加普及和可靠。

IBM Research 主任及 IBM Fellow Jay Gambetta 指出：“我们不仅是在制造更小的晶体管，我们是在重新发明芯片的构建方式，以提供显著更高的功率和能效。”这一声明准确概括了此次突破的本质：从单纯的尺寸缩小转向架构与材料的系统性创新。