智维创芯完成数千万元天使轮融资，AI芯片验证效率提升10倍

背景

在 AI 浪潮的推动下，半导体行业进入“超级周期”，芯片设计等上游产业链迎来需求爆发。然而，随着设计复杂度急剧提升，芯片验证环节成为制约开发效率的瓶颈。据 2024 年西门子和威尔逊研究集团的报告指出，高工艺复杂芯片的首次流片成功率仅为 14%，且从架构到流片通常需要两年时间，其中验证环节消耗的人力与时间往往超过 60%。

在此背景下，「智维创芯」应运而生。该公司由东南大学副教授、博士生导师王翕于 2025 年创立，依托国家集成电路设计自动化技术创新中心（EDA 国创中心）的技术积累，致力于通过 AI 技术解决芯片设计验证的效率困境。近期，智维创芯完成数千万元天使轮融资，由国中资本领投，石溪资本、奇绩创坛跟投，方创资本担任财务顾问。

核心内容

智维创芯的核心产品是全球首个面向数字芯片验证领域的大模型智能体“ChatDV”。该产品旨在通过“AI for EDA”的技术路线，实现芯片设计验证的自动化，将开发效率提升超 10 倍，周期减少 50%，成本降低 33%。

技术路线与数据飞轮 传统 EDA 工具擅长确定性分析，而通用大模型缺乏芯片验证的专业场景知识和工具交互能力。智维创芯选择构建“AI 大模型 + 数据飞轮”的闭环流程：

1. 数据护城河：利用团队在芯片架构和设计领域积累的大量自有代码和验证经验，生成并标注海量高质量数据，解决行业高质量数据闭源、公开数据质量低的问题。
2. 闭环迭代：大模型负责生成内容，仿真器、编译器等工具负责验证对错，并将结果反馈给模型进行迭代，形成无需人工逐条审核的自动验证流程。

ChatDV 功能模块 ChatDV 并非单点工具，而是一个覆盖验证流程高频工作的智能平台，包含四个核心模块：

• iTest：自动生成 TestBench 和测试激励。对于 5000 行左右的 RTL 模块，传统人工需约 1.5 人月，ChatDV 在 GPU 算力充裕条件下仅需 10 分钟。
• iSVA：自动生成 SystemVerilog 断言（SVA）。将复杂断言的开发周期从 3 天缩短至数小时。
• iModel：自动生成参考模型（Golden Model）用于功能比对，其通过率较通用 SOTA 大模型提升 1.69 至 4.89 倍。
• iDebug：根据仿真报错信息自动定位并修复错误，修复率达到 89%，在复杂场景下相比通用 SOTA 大模型修复率最高可提升 4.28 倍。

商业化与落地

• 合作进展：已与中电科集团、芯华章、清微智能、微纳核芯等多家公司开展合作并实现商业化落地，同时与多家 GPU 和 NPU 大厂正在试用合作中。
• 商业模式：
  • 大型企业：本地部署 Agent 大模型，按 License 收费。
  • 中小企业：“硬件+软件”一体机，解决算力不足问题。
  • 设计服务：提供定制化 IP 验证服务或 IP 开发。
  • 教育版：上线免费试用产品，培养用户习惯。

未来愿景 智维创芯的目标是实现“芯片一键生成”。目前团队正在进行 IP 级自动验证研发，ChatCPU 已实现 4 发射乱序多发处理器 11 级流水（复杂度超 400 万门），并发现了 BOOM 和 Rocket 两款经典 RISC-V 处理器中此前未被检测到的功能 bug。未来 3 年内，计划实现子系统级智能生成与 SoC 级一键流片。

关键要点

• 融资情况：智维创芯完成数千万元天使轮融资，由国中资本领投，石溪资本、奇绩创坛跟投。
• 效率提升：ChatDV 智能体可将芯片开发效率提升超 10 倍，验证周期减少 50%，成本降低 33%。
• 团队背景：核心团队来自东南大学、清华大学和香港城市大学，包括创始人王翕（江苏省“333”高层次人才、小米青年学者）、联合创始人江哲（东南大学教授、国家高层次青年人才）及王心泽（清华大学图灵奖实验室背景）。
• 技术差异化：与传统 EDA 厂商互补，智维创芯聚焦前端逻辑（规格定义、架构设计、RTL 生成到功能验证），填补前端自动化工具空白。
• 数据壁垒：高质量芯片行业数据（硬件代码、测试平台等）大多闭源，智维创芯通过自有数据积累形成“数据飞轮”，构建核心护城河。
• 实际应用成果：ChatCPU 在 400 万门复杂度的处理器设计中，发现了 BOOM 和 Rocket 两款经典 RISC-V 芯片中十余个未被人工检测到的功能 bug。
• 行业定位：智维创芯旨在推动数字芯片进入 AGI 时代，通过 AI 设计出更好的芯片，反哺加速 AI 训练与推理，形成正向飞轮。

意义与影响

智维创芯的崛起标志着芯片设计验证正从劳动密集型向智能化、自动化转型。其技术突破不仅解决了长期困扰行业的验证周期长、成本高、首次流片成功率低等痛点，更通过“AI for EDA”的路径证明了 AI 在硬核科技领域的落地可行性。

从行业影响来看，智维创芯与 EDA 巨头形成互补而非竞争关系，丰富了芯片设计工具链的生态。其提出的“芯片一键生成”愿景，若能在未来 3 年内逐步实现子系统级生成和 SoC 级一键流片，将彻底重构芯片开发流程，降低芯片设计门槛，满足未来碎片化的芯片需求。这不仅有助于提升中国半导体产业链的自主可控能力，也可能加速全球芯片行业进入 AGI 时代，带来巨大的想象空间和商业价值。