三星披露NAND规划:2030年冲击千层SSD,容量目标提升4倍
原标题:冲击 1000 层:三星披露 NAND 规划,SSD 容量目标 4 倍提升
速览
三星披露下一代NAND Flash路线图,目标在2030年前后实现900至1000层堆叠。通过CMB连接方式在一颗芯片内封装两组450层单元,有望将8TB QLC M.2 SSD容量提升至最高32TB。该规划旨在解决晶圆翘曲和层间对准误差等量产难题,推动存储密度大幅跃升。
AI 深度解读
背景
随着数据中心、人工智能以及个人计算设备对存储密度和容量需求的指数级增长,NAND Flash 技术正面临从“容量提升”向“极致堆叠”跨越的关键节点。三星电子作为全球半导体存储领域的领军者,其技术路线图不仅关乎自身在存储市场的竞争力,也直接反映了整个行业在物理极限逼近下的技术演进方向。近期,三星披露了下一代 NAND Flash 的长期规划,旨在通过突破性的堆叠层数,解决未来大容量存储的瓶颈问题。
核心内容
三星电子正式披露了其下一代 NAND Flash 的技术路线图,核心目标是到 2030 年前后实现 SSD(固态硬盘)层数冲击 900 至 1000 层的技术突破。这一规划展示了从当前技术节点向超高密度存储演进的清晰路径:
-
阶段性目标:
- 2029 年:实现 420 层解决方案的量产或应用。
- 2030 年:推进至 560 层以上的技术节点。
- 下一个十年初(约 2030 年代中期):继续将层数翻倍,迈向 1000 层以上的产品。
-
容量突破方案:
- 三星计划展示 900 至 1000 层的解决方案。
- 通过引入 CMB(Chip Multi-Bridge,芯片多桥接) 连接方式,在一颗芯片内封装 2 组 450 层单元。
- 这一架构创新旨在将现有的 8TB QLC(四层单元)M.2 SSD 的容量提升至最高 32TB,实现单盘容量 4 倍的飞跃。
-
技术挑战与应对:
- 主要难点:随着层数增加,制造过程中的晶圆翘曲(Wafer Warpage)和层间对准误差(Inter-layer Misalignment)成为量产的主要障碍。
- 解决方案:
- 引入 Upper Chuck Design(上夹持器设计) 方案,以有效控制晶圆在制造过程中的翘曲现象。
- 借助 Overlay Correction(套刻校正) 技术,降低多层堆叠时的错位风险,确保良率和可靠性。
关键要点
- 时间线明确:三星制定了从 2029 年(420 层)到 2030 年(560+ 层)再到下一个十年初(1000+ 层)的清晰三步走战略。
- 容量倍增逻辑:通过 CMB 封装技术将两颗 450 层单元集成于单芯片,直接推动单盘 SSD 容量从 8TB 跃升至 32TB。
- 工艺创新聚焦:针对超高堆叠带来的物理挑战,重点依靠 Upper Chuck Design 控制翘曲,以及 Overlay Correction 保证对准精度。
- 技术类型:目标产品主要面向 QLC M.2 SSD 市场,兼顾高密度与成本效益。
意义与影响
三星披露的这一 NAND 规划,标志着存储行业正式进入“千层时代”的预备期,其影响深远:
- 打破容量瓶颈:在芯片面积受限的情况下,通过垂直堆叠增加层数是提升存储密度的唯一有效途径。32TB 单盘 SSD 的实现,将极大缓解数据中心、AI 训练集群对海量数据存储的焦虑,降低单位存储成本。
- 技术壁垒加剧:1000 层 NAND 的制造涉及极其复杂的材料科学和精密工艺控制。三星在 Upper Chuck Design 和 Overlay Correction 上的投入,显示了其在先进封装和制程控制上的深厚积累,这将进一步巩固其在存储芯片领域的领先地位,并提高行业进入门槛。
- 推动接口与架构演进:CMB 连接方式的应用,意味着存储芯片内部架构和主板接口标准可能需要随之调整,以支持更高带宽和更复杂的封装形式,这将带动整个 SSD 产业链的技术升级。
- 市场竞争格局:三星的激进规划将对 SK 海力士、美光等竞争对手形成巨大压力,迫使全行业加速研发进程,从而加速 3D NAND 技术的迭代速度,最终惠及终端用户和企业客户。
查看原文 →readhub.cn
