闪迪新专利：NAND闪存堆叠于计算芯片下方以破解存储瓶颈
速览
针对AI行业算力激增暴露的存储瓶颈，闪迪公布新专利，提出将搭载CMOS键合阵列的NAND闪存堆叠在主计算裸片下方。该架构与中介层上的HBM DRAM分工协作，HBM负责低延迟高优先级任务，NAND承担大容量读写，通过宽通道互联降低延迟、成本与功耗。此举构建了高壁垒技术护城河，但量产仍需攻克功耗和成本难题。
AI 深度解读
背景
随着人工智能行业对算力需求的激增，传统的存储性能瓶颈日益凸显。在当前的存储生态中，HBM（高带宽内存）虽然具备高速传输优势，但面临着产能短缺、单堆叠容量有限以及芯片间传输延迟等挑战。相比之下，NAND 闪存虽然拥有成本低、容量大的优势，但其传输速度较慢，难以满足高性能计算的需求。为了打破这一僵局，DRAM 与 NAND 闪存厂商亟需探索突破性的技术路径。闪迪（SanDisk）此前已公布了高带宽闪存（HBF）技术，采用类似 HBM 的分层架构，单堆容量最高可达 4TB，旨在平衡速度与容量。
核心内容
闪迪最新公布的一项专利提出了一种创新的 3D 堆叠架构，旨在通过物理结构的重组来优化存储与计算的交互效率。该架构的核心设计如下：
- 垂直堆叠布局：将搭载 CMOS 键合阵列（CBA）的 NAND 闪存存储裸片直接堆叠在主计算裸片的下方。
- 中介层整合：在同一中介层上同时搭载 HBM DRAM 和上述 NAND 闪存堆叠结构。
- 明确分工协作：
- HBM DRAM：负责处理低延迟、高优先级的任务。
- NAND 闪存：承担大容量数据的读写任务。
- 互联技术：通过宽通道互联技术，降低系统整体的延迟、成本与功耗。
这一设计试图结合 HBM 的高速特性与 NAND 的大容量优势，构建一个高效协同的存储计算单元。
关键要点
- 架构创新：采用 NAND 闪存裸片堆叠在计算裸片下方的 3D 堆叠方案，并引入 CMOS 键合阵列（CBA）以提升互连效率。
- 混合存储策略：在同一中介层集成 HBM DRAM 与 NAND 闪存，实现“高速缓存+大容量存储”的混合架构，二者分工明确。
- 性能优化目标：通过宽通道互联技术，旨在同时降低延迟、制造成本及功耗。
- 技术壁垒：该专利构建了较高的技术护城河，体现了闪迪在先进封装与存储架构上的布局。
- 量产挑战：目前该技术仅停留在专利阶段，落地量产仍需攻克功耗控制、制造成本等关键难题。
- 不确定性：闪迪能否成功打通前沿架构与量产产品之间的技术鸿沟，目前尚不明朗。
意义与影响
闪迪的这一专利布局反映了存储行业在 AI 算力需求驱动下的技术演进方向。通过打破传统存储层级界限，将 NAND 与 HBM 在物理层面进行更紧密的整合，有望在保持大容量优势的同时，显著改善数据传输效率。这不仅有助于缓解 HBM 产能短缺带来的压力，也为解决 AI 训练与推理中的“存储墙”问题提供了新的思路。
然而，从专利到量产之间存在巨大的工程鸿沟。功耗控制、散热管理以及复杂 3D 堆叠带来的制造成本问题，是该技术能否真正商业化的关键制约因素。如果闪迪能够成功解决这些难题，将极大地巩固其在高性能存储领域的竞争地位，并可能推动整个半导体行业向更紧密的存储-计算一体化架构发展。